第十九届全国容错计算学术会议 (CFTC 2021)

发现 FPGA 硬件中可能存在的漏洞，从而健全完善 FPGA 的安全机制以便更好地保护 FPGA 应用中的关键信息，是 FPGA 设计安全的一个关键问题，对于以安全性应用为目标实现加密算法的 FPGA 设计尤为重要。本文针对在 FPGA 上实现的 AES 加密电路，提出了一种基于片上中间加密结果的硬件木马设计方法，实现密钥的非法获取。首先，通过理论分析推导出 AES 加密第一轮加密结果与密钥之间存在的关系，揭示了常用 AES算法 FPGA 设计中的一种安全性漏洞。其次，基于该漏洞设计实现了两种简单的硬件木马来破解密钥，一种使用状态机实现，一种使用可重配置 LUT 实现。实验结果表明，100MHz 工作频率下，完成原始密钥破解所需的 FPGA运行时间约为 9.8ms。在硬件木马的设计开销方面，提出的状态机硬件木马额外资源使用不超过 0.18%，而可重配置LUT 实现硬件木马的硬件开销可以忽略不计；两种硬件木马在关键路径和功耗方面对原本设计的影响均不明显。

硬件安全；硬件木马；FPGA；AES 加密